verilog编写随机数产生源程序

相 关 资 源

• verilog编写随机数产生源程序免费下载

  资源简介：verilog编写随机数产生源程序，在硬件电路设计中应用广泛。本程序是在LFSR and a CASR 基础上实现的

  标签： verilog 编写 源程序 随机数

  上传时间： 2016-10-19

  上传用户：王小奇

• 这是我在matlab环境下编写的产生随机数的源程序免费下载

  资源简介：这是我在matlab环境下编写的产生随机数的源程序，包括产生均匀分布和正态分布，参数接口十分灵活。

  标签： matlab 环境 源程序 编写

  上传时间： 2014-01-06

  上传用户：luke5347

• 此文件为C语言编写的随机数产生算法免费下载

  资源简介：此文件为C语言编写的随机数产生算法

  标签： C语言 编写 算法 随机数

  上传时间： 2015-02-09

  上传用户：waitingfy

• 八位的伪随机数产生的verilog文件linear-feedback-shift-register免费下载

  资源简介：八位的伪随机数产生的verilog文件linear-feedback-shift-register

  标签： linear-feedback-shift-register verilog 伪随机

  上传时间： 2015-04-25

  上传用户：fandeshun

• 用Verilog HDL编写的0832源程序免费下载

  资源简介：用Verilog HDL编写的0832源程序，实现对0832实现D/A转换。也可方便地转换为vhdl源程序。

  标签： Verilog 0832 HDL 编写

  上传时间： 2013-11-25

  上传用户：qiao8960

• SystemC语言编写的随机数产生器,SystemC是C++语言的一个超集免费下载

  资源简介：SystemC语言编写的随机数产生器,SystemC是C++语言的一个超集

  标签： SystemC 语言 编写 产生器

  上传时间： 2016-10-19

  上传用户：时代电子小智

• 用Verilog编写的一个简单的产生伪随机序列的代码（m序列）免费下载

  资源简介：用Verilog编写的一个简单的产生伪随机序列的代码（m序列），比较实用。

  标签： Verilog 编写 伪随机序列 代码

  上传时间： 2017-06-27

  上传用户：dave520l

• Verilog 编写的网卡DM9000A的IP核免费下载

  资源简介：Verilog 编写的网卡DM9000A的IP核，altera公司寄的DE2系统中的源程序核

  标签： Verilog 9000A 9000 DM

  上传时间： 2016-09-17

  上传用户：AbuGe

• Verilog 编写的ISP1362的控制器IP核免费下载

  资源简介：Verilog 编写的ISP1362的控制器IP核，altera公司DE2系统中的源程序

  标签： Verilog 1362 ISP IP核

  上传时间： 2016-09-17

  上传用户：稀世之宝039

• 用verilog编写的高速8路并行dds模块免费下载

  资源简介：用verilog编写的高速8路并行dds模块，用于与高速da(1ghz或以上)接口产生任意频率正弦波，模块已经经过工程验证，用于产品中。

  标签： verilog dds 8路 编写

  上传时间： 2014-01-04

  上传用户：ruan2570406