// -*- Mode: Verilog -*- // Filename : wb_master.v // Description : Wishbone Master Behavorial //

相 关 资 源

• // -*- Mode: Verilog -*- // Filename : wb_master.v // Description : Wishbone Master Behavorial //免费下载

  资源简介：// -*- Mode: Verilog -*- // Filename : wb_master.v // Description : Wishbone Master Behavorial // Author : Winefred Washington // Created On : 2002 12 24 // Last Modified By: . // Last Modified On: . // Update Count : 0 // Status : ...

  标签： Description Behavorial wb_master Filename

  上传时间： 2014-07-11

  上传用户：zhanditian

• Filename: main.c * Description: A simple test program for the CRC implementations. * Notes: To test免费下载

  资源简介：Filename: main.c * Description: A simple test program for the CRC implementations. * Notes: To test a different CRC standard, modify crc.h. * * * Copyright (c) 2000 by Michael Barr. This software is placed into * the public domain and may b...

  标签： test implementations Description Filename

  上传时间： 2015-02-02

  上传用户：leehom61

• IIR code. IEEE STD 1364-1995 Verilog file: iir_par.v.免费下载

  资源简介：IIR code. IEEE STD 1364-1995 Verilog file: iir_par.v.

  标签： Verilog iir_par IEEE 1364

  上传时间： 2013-12-23

  上传用户：xiaoxiang

• IEEE Std 1364-2001 Standard Verilog hardware description language免费下载

  资源简介：·IEEE Std 1364-2001 Standard Verilog hardware description language

  标签： nbsp description Standard hardware

  上传时间： 2013-06-20

  上传用户：虫虫虫虫虫虫

• 硬件描述语言Verilog(第四版)免费下载

  资源简介：·【原书名】 The Verilog Hardware Description Language(Fourth Edition) 【原出版社】 Kluwer Academic Publishers  【作者】 Donald E.Thomas &

  标签： Verilog 硬件描述语言

  上传时间： 2013-04-24

  上传用户：q123321

• 基于Verilog HDL设计的多功能数字钟免费下载

  资源简介：本文利用Verilog HDL 语言自顶向下的设计方法设计多功能数字钟，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点，并通过Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成综合、仿真。此程序通过下载到FPGA 芯片后，可应用于实际的数字钟显示中...

  标签： Verilog HDL 多功能 数字

  上传时间： 2013-11-10

  上传用户：hz07104032

• 是一个dsp程序免费下载

  资源简介：是一个dsp程序，FileName: ex10.asm * * Description: 滤波器实验 * * Copyright(C) SanZhi Electronic, Author Zpin

  标签： dsp 程序

  上传时间： 2015-06-04

  上传用户：royzhangsz

• 为filename 所指定的文件名按mode 模式创建一个FILE结构数据区,并将该数据区的首地址赋值给FILE类型的指针变量fp.免费下载

  资源简介：为filename 所指定的文件名按mode 模式创建一个FILE结构数据区,并将该数据区的首地址赋值给FILE类型的指针变量fp.

  标签： FILE filename mode 数据

  上传时间： 2013-12-09

  上传用户：时代电子小智

• Arbiter.v verilog实现 三路请求免费下载

  资源简介：Arbiter.v verilog实现 三路请求，使用循环策略的仲裁器 含有看门狗电路

  标签： Arbiter verilog

  上传时间： 2013-12-10

  上传用户：qlpqlq

• This Verilog HDL description implements a UART.免费下载

  资源简介：This Verilog HDL description implements a UART.

  标签： description implements Verilog This

  上传时间： 2013-12-17

  上传用户：wff