用FPGA实现数字锁相环,开发环境为ISE
资源简介:用FPGA实现数字锁相环,开发环境为ISE
上传时间: 2013-12-18
上传用户:tb_6877751
资源简介:用一片CPLD实现数字锁相环,用VHDL或V语言
上传时间: 2013-05-27
上传用户:hewenzhi
资源简介:用一片CPLD实现数字锁相环,用VHDL或V语言.
上传时间: 2013-12-15
上传用户:dsgkjgkjg
资源简介:用一片CPLD实现数字锁相环,用VHDL或V语言.
上传时间: 2013-12-24
上传用户:l254587896
资源简介:用一片CPLD实现数字锁相环,用VHDL或V语言.
上传时间: 2014-01-07
上传用户:金宜
资源简介:介绍数字锁相环的基本结构,详细分析基于FPGA的数字锁相环的鉴相器、环路滤波器、压控振荡器各部分的实现方法,并给出整个数字锁相环的实现原理图。仿真结果表明,分析合理,设计正确。
上传时间: 2016-08-12
上传用户:xiaoyunyun
资源简介:该文档为基于FPGA的数字锁相环的研究与实现总结文档,是一份很不错的参考资料,具有较高参考价值,感兴趣的可以下载看看………………
上传时间: 2022-04-27
上传用户:wwa875
资源简介:基于FPGA设计数字锁相环,提出了一种由微分超前/滞后型检相器构成数字锁相环的Verilog-HDL建模方案
上传时间: 2013-08-19
上传用户:Huge_Brother
资源简介:介绍了如何使用数字锁相环,如何用VHDL实现数字锁相环
上传时间: 2013-12-29
上传用户:huql11633
资源简介:基于FPGA设计数字锁相环,提出了一种由微分超前/滞后型检相器构成数字锁相环的Verilog-HDL建模方案
上传时间: 2013-12-25
上传用户:dyctj