基于CPLD的计数器 实现光纤测距,包含与单片机的时序控制 Verilog 实现 通过仿真
资源简介:基于CPLD的计数器 实现光纤测距,包含与单片机的时序控制 Verilog 实现 通过仿真
上传时间: 2016-10-01
上传用户:stella2015
资源简介:主要是一些基于cpld的音乐实现方法,内有ppt,文档,和芯片说明
上传时间: 2014-02-19
上传用户:cmc_68289287
资源简介:实现基于CPLD的CCD采集系统设计源码
上传时间: 2013-04-24
上传用户:zhf1234
资源简介:实现基于CPLD的CCD采集系统设计源码
上传时间: 2013-09-04
上传用户:zhuyibin
资源简介:实现基于CPLD的CCD采集系统设计源码
上传时间: 2015-06-03
上传用户:gyq
资源简介:基于CPLD的棋类比赛计时时钟,第一个CNT60实现秒钟计时功能,第二个CNT60实现分钟的计时功能,CTT3完成两小时的计时功能。秒钟计时模块的进位端和开关K1相与提供分钟的计时模块使能,当秒种计时模块计时到59时向分种计时模块进位,同时自己清零。同理分种计时...
上传时间: 2015-08-18
上传用户:aeiouetla
资源简介:实现基于CPLD的CCD采集系统设计源码
上传时间: 2014-01-04
上传用户:bakdesec
资源简介:基于cpld的数字图像边缘检测算法的实现,vhdl源程序
上传时间: 2015-12-11
上传用户:libenshu01
资源简介:实现基于CPLD的CCD采集系统设计源码
上传时间: 2014-01-21
上传用户:klin3139
资源简介:一个用VHDL编程基于CPLD的EDA实验板开发可以实现顺计时和倒计时的秒表。要求计时的范围为00.0S~99.9S,用三位数码管显示。 (1) 倒计时:通过小键盘可以实现设定计时时间(以秒为单位,最大计时时间为99.9秒)。通过键盘实现计时开始、计时结束。当所设定的...
上传时间: 2013-12-01
上传用户:zhangjinzj