viterbi verilog 代码生成程序,产生多项式可自由指定
资源简介:viterbi verilog 代码生成程序,产生多项式可自由指定
上传时间: 2014-12-01
上传用户:lhw888
资源简介:这是一个傻瓜式的javascript代码生成程序,支持插件。 类似的程序有《呼吸小秘书——主页特效篇》、《GreenTea》“绿茶”。
上传时间: 2015-10-15
上传用户:plsee
资源简介:语言编译过程采用一趟扫描方式,以语法分析程序为核心,词法分析程序和代码生成程序都作为一个独立的过程,当语法分析需要读单词时就调用词法分析程序,而当语法分析正确需生成相应的目标代码时,则调用代码生成程序.此外
上传时间: 2016-07-18
上传用户:sjyy1001
资源简介:DDS发生器NIOS .c文件,在NIOSII中可以配合Verilog代码生成的自定义外设产生DDS信号
上传时间: 2013-12-28
上传用户:yzhl1988
资源简介:正弦波代码生成程序,用来生成单片机等做正弦波产生时的代码表!
上传时间: 2014-01-19
上传用户:CHENKAI
资源简介:中间代码生成 掌握语学制导下的中间代码生成技术,在第一、第二次实验的基础上完成中间代码生成程序。
上传时间: 2014-01-09
上传用户:啊飒飒大师的
资源简介:·详细说明:一个西门子变频器控制代码的生成程序,主要用于DSP控制,除了调试用的iostream.h头文件,没有其他任何头文件,可以方面的运用与各种DSP,也可以移植到windows和linux下。文件列表: ordermake .........\Debug .........\ordermaker.c ...
上传时间: 2013-07-22
上传用户:cxl274287265
资源简介:一个西门子变频器控制代码的生成程序,主要用于DSP控制,除了调试用的iostream.h头文件,没有其他任何头文件,可以方面的运用与各种DSP,也可以移植到windows和linux下。
上传时间: 2015-04-12
上传用户:磊子226
资源简介:这是一组Verilog的代码小程序,适合新手练习使用.
上传时间: 2015-08-19
上传用户:dsgkjgkjg
资源简介:XDoclet 使自动生成部署描述符更为便利。XDoclet 是一个代码生成实用程序,它允许您使用象 JavaDoc 标记之类的东西来向诸如类、方法和字段之类的语言特征添加元数据。随后,它利用这些额外的元数据来生成诸如部署描述符和源代码之类的相关文件。
上传时间: 2015-12-08
上传用户:l254587896