4位比较器,通过vhdl语言实现的四位比较器
资源简介:4位比较器,通过vhdl语言实现的四位比较器
上传时间: 2014-01-24
上传用户:love1314
资源简介:这是一个4位比较器的程序,利用VHDL语言运用在FPGA等硬件上
上传时间: 2017-07-11
上传用户:ruixue198909
资源简介:3-8译码器设计 4选1数据选择器设计 4位比较器设计 七人表决器设计 计数器设计 交通灯信号控制器设计
上传时间: 2017-08-13
上传用户:Thuan
资源简介:门拴电路,4位选择器,alu,用verilog写的。
上传时间: 2014-01-18
上传用户:ayfeixiao
资源简介:verilog 实现 优化的16位比较器 可以输出大于,小于,等于。模块化设计,可扩展为32位
上传时间: 2015-05-16
上传用户:dongbaobao
资源简介:这是我最近买的一套CPLD开发板VHDL源程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,7段数码管,i2c总线,lcd液晶显示,拨码开关,串口,蜂鸣器,矩阵键盘,跑...
上传时间: 2015-07-23
上传用户:李梦晗
资源简介:这是用数据流来设计的8位比较器,很简单,也很使用,希望能有所帮助,谢谢批评指导
上传时间: 2016-06-22
上传用户:cxl274287265
资源简介:vhdl语言的100个例子 VHDL语言100例 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数
上传时间: 2013-12-13
上传用户:古谷仁美
资源简介:倒计时计数计时器数字频率计四位数密码锁 4位抢答器数字钟简易电子琴等Multisim仿真实例30个合集
上传时间: 2021-12-11
上传用户:kent
资源简介:用4位十进制计数器对用户输入时钟信号进行计数,计数间隔为1秒钟。计数满1秒钟后将计数值(即频率值)所存到4位寄存器中显示,并将计数器清0,在进行下一次计数。 频率计由三种模块组成:testctl为控制模块,由1Hz其准产生rst_cnt,load,cnt_en信号;cnt10为...
上传时间: 2013-12-25
上传用户:qq21508895