使用Verilog HDL 實現AES硬體加解密

相 关 资 源

• 使用Verilog HDL 實現AES硬體加解密免费下载

  资源简介：使用Verilog HDL 實現AES硬體加解密

  标签： Verilog HDL AES 加解密

  上传时间： 2016-08-25

  上传用户：gdgzhym

• 如何如何使用verilog Hdl以及如何使其在FPGA开发板上实现免费下载

  资源简介：lab1——FPGA这个文件中体统了如何如何使用verilog Hdl以及如何使其在FPGA开发板上实现

  标签： verilog FPGA Hdl 如何使用

  上传时间： 2013-08-18

  上传用户：qwe1234

• 键盘鼠标的原代码,用FPGA实现,使用Verilog HDL编写,已经使用FPGA验正过了,完全可以用免费下载

  资源简介：键盘鼠标的原代码,用FPGA实现,使用Verilog HDL编写,已经使用FPGA验正过了,完全可以用

  标签： FPGA Verilog HDL 键盘

  上传时间： 2013-12-12

  上传用户：athjac

• 在显示器上显示汉字,在FPGA上实现,使用Verilog HDL 设计,完全可是直接使用免费下载

  资源简介：在显示器上显示汉字,在FPGA上实现,使用Verilog HDL 设计,完全可是直接使用

  标签： Verilog FPGA HDL 显示器

  上传时间： 2014-09-04

  上传用户：zm7516678

• 高斯喬登消去法 使用 C 程式實現 使用 C++ Builder免费下载

  资源简介：高斯喬登消去法 使用 C 程式實現 使用 C++ Builder

  标签： Builder 高斯 程式

  上传时间： 2014-01-19

  上传用户：ZJX5201314

• 利用VB與VC程式整合開發實現影像物體分類辨識的PLC輸送帶系統免费下载

  资源简介：利用VB與VC程式整合開發實現影像物體分類辨識的PLC輸送帶系統

  标签： PLC 程式 分 系統

  上传时间： 2016-04-26

  上传用户：kr770906

• 本程序（状态机）使用Verilog HDL语言编写免费下载

  资源简介：本程序（状态机）使用Verilog HDL语言编写，并通过QuestaSim仿真。

  标签： Verilog HDL 程序 状态

  上传时间： 2013-12-26

  上传用户：894898248

• lab1——FPGA这个文件中体统了如何如何使用verilog Hdl以及如何使其在FPGA开发板上实现免费下载

  资源简介：lab1——FPGA这个文件中体统了如何如何使用verilog Hdl以及如何使其在FPGA开发板上实现

  标签： FPGA verilog lab1 Hdl

  上传时间： 2014-10-29

  上传用户：stella2015

• 这个文件中使用verilog hdl简单的利用基本运算实现了微型的cpu设计开发过程免费下载

  资源简介：这个文件中使用verilog hdl简单的利用基本运算实现了微型的cpu设计开发过程

  标签： verilog hdl cpu 运算

  上传时间： 2016-08-24

  上传用户：hgy9473

• 移位运算器SHIFTER 使用Verilog HDL 语言编写免费下载

  资源简介：移位运算器SHIFTER 使用Verilog HDL 语言编写，其输入输出端分别与键盘/显示器LED 连接。移位运算器是时序电路，在J钟信号到来时状态产生变化， CLK 为其时钟脉冲。由S0、S1 、M 控制移位运算的功能状态，具有数据装入、数据保持、循环右移、带进位循环右移，...

  标签： SHIFTER Verilog HDL 移位

  上传时间： 2014-01-16

  上传用户：wys0120