数字秒表的设计,reset为归零设置,start为重新计时设置
资源简介:用verilog实现了一个数字秒表的设计
上传时间: 2015-11-15
上传用户:小眼睛LSL
资源简介:VHD设计实例8位加法器的设计分频电路数字秒表的设计
上传时间: 2014-08-10
上传用户:yyq123456789
资源简介:数字秒表的设计,reset为归零设置,start为重新计时设置
上传时间: 2013-12-12
上传用户:xieguodong1234
资源简介:1 8位加法器的设计 2 分频电路 3 数字秒表的设计
上传时间: 2014-01-02
上传用户:hn891122
资源简介:数字秒表的设计,设计并调试一个计时范围为0.01秒~1小时的数字秒表,并用实验开发系统进行硬件验证。有详细步骤和源码。
上传时间: 2013-12-12
上传用户:我干你啊
资源简介:本设计要实现一个具有预置数的数字钟的设计,具体要求如下: 1. 正确显示年、月、日 2. 正确显示时、分、秒 3. 具有校时,整点报时和秒表功能 4. 进行系统模拟仿真和下载编程实验,验证系统的正确性
上传时间: 2013-12-18
上传用户:caixiaoxu26
资源简介:数字秒表的整个设计以及程序.波形仿真都在里面的了
上传时间: 2016-02-23
上传用户:chongcongying
资源简介:数字秒表的VHDL设计,能精确到百分秒,在6位数码管上显示,分别有秒,分,小时,通过目标芯片EPF10KLC84-4验证
上传时间: 2016-09-23
上传用户:851197153
资源简介:提供一个数字秒表的EDA设计实例,内故有VHDL源代码,并有运行仿真图。
上传时间: 2014-01-25
上传用户:whenfly
资源简介:一个用FPGA语言设计数字秒表的程序,有相关的源程序和说明
上传时间: 2013-12-22
上传用户:cccole0605