XAPP806 -决定DDR反馈时钟的最佳DCM相移

相 关 资 源

• XAPP806 -决定DDR反馈时钟的最佳DCM相移免费下载

  资源简介：This application note describes how to build a system that can be used for determining theoptimal phase shift for a Double Data Rate (DDR) memory feedback clock. In this system, theDDR memory is controlled by a controller that attaches to e...

  标签： XAPP 806 DDR DCM

  上传时间： 2013-10-15

  上传用户：euroford

• XAPP806 -决定DDR反馈时钟的最佳DCM相移免费下载

  资源简介：This application note describes how to build a system that can be used for determining theoptimal phase shift for a Double Data Rate (DDR) memory feedback clock. In this system, theDDR memory is controlled by a controller that attaches to e...

  标签： XAPP 806 DDR DCM

  上传时间： 2014-11-26

  上传用户：erkuizhang

• 基于偏振相移和相关分析,提出一种高分辨率、方便实现的干涉条纹细分原理.该原理将细分环节由电 子线路信号处理部分向前移,通过干涉条纹强度分布综合信息的分析与处理来实现,即通过具有高分辨率的 偏振相移免费下载

  资源简介：基于偏振相移和相关分析,提出一种高分辨率、方便实现的干涉条纹细分原理.该原理将细分环节由电 子线路信号处理部分向前移,通过干涉条纹强度分布综合信息的分析与处理来实现,即通过具有高分辨率的 偏振相移操作,对干涉相位进行相位调控,使干涉条纹强度分布回...

  标签： 分 偏振 相移 干涉条纹

  上传时间： 2013-12-25

  上传用户：lnnn30

• 程序补充说明：时钟输入：在每个时钟的正沿或负沿对数据进行处理。时钟的正沿有效还是负沿有效免费下载

  资源简介：程序补充说明：时钟输入：在每个时钟的正沿或负沿对数据进行处理。时钟的正沿有效还是负沿有效，是由always敏感表中的posedge或negedge决定的

  标签： 时钟 正 程序 对数

  上传时间： 2014-01-13

  上传用户：wang5829

• DDR SDRAM控制器的VHDL源代码免费下载

  资源简介：DDR SDRAM控制器的VHDL源代码，含详细设计文档。 The DDR, DCM, and SelectI/O&#8482 features in the Virtex&#8482 -II architecture make it the perfect choice for implementing a controller of a Double Data Rate (DDR) SDRAM. The Digital Clock M...

  标签： SDRAM VHDL DDR 控制器

  上传时间： 2014-11-01

  上传用户：l254587896

• 基于Xilinx Vertex4的可综合的二级DCM模块源代码免费下载

  资源简介：基于Xilinx Vertex4的可综合的二级DCM模块源代码，可生成400Mhz时钟信号

  标签： Vertex4 Xilinx DCM 二级

  上传时间： 2013-11-25

  上传用户：515414293

• 基于UC3843的反激式开关电源反馈电路的设计免费下载

  资源简介：介绍了UC3843 的工作特点,利用UC3843 设计了反激式开关稳压电源,分析了新型反馈电路的工作过程及优点,与传统方法相比,此方法使电源的动态响应更快,调试更简单。最后提出了反馈电路详细的设计方法

  标签： 3843 UC 反激式开关电源 反馈电路

  上传时间： 2013-05-27

  上传用户：lps11188

• 基于单片机的秒,分,时可调时钟的设计免费下载

  资源简介：基于单片机的秒,分,时可调时钟的设计相关程序 。有关始终的设计请进入http://www.21ic.com/app/ce/201209/141515.htm

  标签： 单片机 分 时钟

  上传时间： 2013-08-01

  上传用户：leixinzhuo

• 通过fpga产生时钟的VHDL源码免费下载

  资源简介：通过fpga产生时钟的VHDL源码，QII7.1下调试通过

  标签： fpga VHDL 时钟 源码

  上传时间： 2013-08-24

  上传用户：wtrl

• nois中基于c的ddr等存储器的checksum的实现免费下载

  资源简介：nois中基于c的ddr等存储器的checksum的实现.

  标签： checksum nois ddr 存储器

  上传时间： 2013-08-26

  上传用户：1966640071