5分频cpld原理图实现,实现正交编码5分频
资源简介:5分频cpld原理图实现,实现正交编码5分频
上传时间: 2016-07-26
上传用户:英雄
资源简介:SD卡的第五章译文
上传时间: 2013-04-15
上传用户:eeworm
资源简介:verilog语言 实现5分频程序
上传时间: 2013-12-24
上传用户:851197153
资源简介:fpga上实现的最小是0.5分频的任意分频器
上传时间: 2017-03-24
上传用户:417313137
资源简介:用于FPGA的N+0.5分频代码,可以用来进行非整数分频!
上传时间: 2013-08-06
上传用户:weixiao99
资源简介:vhdl N-0.5分频方法设计,可以输入任意数值N,即分得到N-0.5的频率。
上传时间: 2014-06-23
上传用户:一诺88
资源简介:Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。
上传时间: 2015-07-18
上传用户:yulg
资源简介:数字示波器上的测频电路原理图,已经经过验证可行。
上传时间: 2013-12-26
上传用户:三人用菜
资源简介:对任意始终进行精确的5分频处理,而且没有毛刺,效果很好.
上传时间: 2013-12-22
上传用户:watch100
资源简介:2.5分频器。算是小数分频的一个例子。我们以前做实验的时候用来写实验报告滴~还有好多呢,慢慢上传吧~
上传时间: 2016-04-30
上传用户:xz85592677