用VERILOG语言实现了8BIT编码器.

相 关 资 源

• 用VERILOG语言实现了8BIT编码器.免费下载

  资源简介：用VERILOG语言实现了8BIT编码器.

  标签： VERILOG 8BIT 语言 编码器

  上传时间： 2016-07-15

  上传用户：lgnf

• 用verilog HDL实现了83编码器.免费下载

  资源简介：用verilog HDL实现了83编码器.

  标签： verilog HDL 编码器

  上传时间： 2016-07-15

  上传用户：731140412

• 用VERILOG语言实现了全加器,可综合可仿真通过免费下载

  资源简介：用VERILOG语言实现了全加器,可综合可仿真通过

  标签： VERILOG 语言 全加器 仿真

  上传时间： 2013-12-25

  上传用户：love1314

• 用Verilog语言实现了一个8bit的超前进位加法器免费下载

  资源简介：用Verilog语言实现了一个8bit的超前进位加法器，其中包括测试文件。

  标签： Verilog 8bit 语言 加法器

  上传时间： 2013-12-19

  上传用户：alan-ee

• 用VERILOG语言实现了常用3-8译码器.免费下载

  资源简介：用VERILOG语言实现了常用3-8译码器.

  标签： VERILOG 语言 译码器

  上传时间： 2014-01-19

  上传用户：xg262122

• 用Verilog HDL实现的曼彻斯特编码器和解码器。免费下载

  资源简介：用Verilog HDL实现的曼彻斯特编码器和解码器。

  标签： Verilog HDL 曼彻斯特 编码器

  上传时间： 2013-12-23

  上传用户：lifangyuan12

• 用VERILOG语言实现了J-K触发器,可综合可仿真通过免费下载

  资源简介：用VERILOG语言实现了J-K触发器,可综合可仿真通过

  标签： VERILOG J-K 语言 触发器

  上传时间： 2014-01-25

  上传用户：kelimu

• 本程序用C语言实现了集成神经网络解决广义异或问题。用神经网络集成方法做成表决网,可克服初始权值的影响,对神经网络分类器来说:假设有N个独立的子网,采用绝对多数投票法,再假设每个子网以1-p的概率给出正免费下载

  资源简介：本程序用C语言实现了集成神经网络解决广义异或问题。用神经网络集成方法做成表决网,可克服初始权值的影响,对神经网络分类器来说:假设有N个独立的子网,采用绝对多数投票法,再假设每个子网以1-p的概率给出正确结果,且网络之间的错误不相关,则表决系统发生错误的...

  标签： 神经网络 子网 程序 C语言

  上传时间： 2015-05-03

  上传用户：kiklkook

• 它用C语言实现了卷积码的解编码过程免费下载

  资源简介：它用C语言实现了卷积码的解编码过程，对各位学生做相关论文有帮助

  标签： C语言 卷积码 编码 过程

  上传时间： 2016-06-12

  上传用户：weixiao99

• 此程序用通过PFGA用VHDL语言实现了傅立叶变换免费下载

  资源简介：此程序用通过PFGA用VHDL语言实现了傅立叶变换，希望对大家有用

  标签： PFGA VHDL 程序 傅立叶变换

  上传时间： 2013-08-30

  上传用户：tonyshao