8*8乘法器及其测试:采用booth编码的乘法器:1. ultipler_quick_add_4 即4位的并行全加器,在这里主要起了两个作用:第一个是在求部分积单元时,当编码为3x时用来输出部分积;另外一个是在将部分积加起来时,求3到6位时所用到。 2. ultiplier_quick_add_5 即5位的并行全加器,这里用来分别计算积的7到11位和12到16位。 3. ultiplier_unit_4 这个模块是用来实现部分积的,每一个模块实现一个部分积的4位,因此一个部分积需要4个这个模块来实现。总共需要12个这样的模块。 4.Multiplier_full_add 这是一位的全加器,在实现部分积相加的时候,通过全加器的阵列来实现的。
资源简介:8*8乘法器及其测试:采用booth编码的乘法器:1. ultipler_quick_add_4 即4位的并行全加器,在这里主要起了两个作用:第一个是在求部分积单元时,当编码为3x时用来输出部分积;另外一个是在将部分积加起来时,求3到6位时所用到。 2. ultiplier_quick_add_5...
上传时间: 2016-07-12
上传用户:zhaiye
资源简介:一个基于VerilogHDL语言的16位的booth算法的乘法器及其测试代码
上传时间: 2014-01-18
上传用户:从此走出阴霾
资源简介:[VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9--数控分频器][1...
上传时间: 2014-09-06
上传用户:han_zh
资源简介:本程序是利用两个4位二进制并行加法器通过级联方式构成一个8位加法器。
上传时间: 2014-11-29
上传用户:270189020
资源简介:8位全加器的VHDL描述,可用MAX+plusⅡ运行测试
上传时间: 2014-01-16
上传用户:erkuizhang
资源简介:用VHDL编写的8位全加器,数字分频器等程序
上传时间: 2013-12-16
上传用户:ztj182002
资源简介:fulladder.vhd 一位全加器 adder.vhd 四位全加器 multi4.vhd 四位并行乘法器
上传时间: 2015-09-03
上传用户:上善若水
资源简介:2级流水线实现的8位全加器的VHDL代码,适用于altera系列的FPGA/CPLD
上传时间: 2014-06-15
上传用户:zhanditian
资源简介:用VHDL写的一个8位全加器的实验程序,供新手参考
上传时间: 2017-03-03
上传用户:lx9076
资源简介:8位全加器的VHDL语言描述,有需要的顶一下。
上传时间: 2017-05-30
上传用户:aysyzxzm