八位乘法器VHDL语言实现。使用的工具的ISE7.1

相 关 资 源

• 八位乘法器VHDL语言实现。使用的工具的ISE7.1免费下载

  资源简介：八位乘法器VHDL语言实现。使用的工具的ISE7.1，实现八乘八的位相乘。

  标签： VHDL ISE 7.1 乘法器

  上传时间： 2014-01-17

  上传用户：13517191407

• 利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试免费下载

  资源简介：利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。 本设计采用...

  标签： CPLD VHDL 芯片 时钟源

  上传时间： 2014-01-02

  上传用户：LIKE

• 采用加法树流水线乘法构造八位乘法器免费下载

  资源简介：采用加法树流水线乘法构造八位乘法器，并分析设计的性能和结果在时钟节拍上落后的影响因素。

  标签： 加法 乘法 乘法器 树

  上传时间： 2017-07-15

  上传用户：jennyzai

• 双端口RAM的VHDL语言实现。完全在CPLD芯片上测试通过。可以实现对存储器读操作的同时对另外一个空间写操作免费下载

  资源简介：双端口RAM的VHDL语言实现。完全在CPLD芯片上测试通过。可以实现对存储器读操作的同时对另外一个空间写操作

  标签： CPLD VHDL RAM 操作

  上传时间： 2015-10-15

  上传用户：sunjet

• 定点八位乘法器的原理图设计免费下载

  资源简介：定点八位乘法器的原理图设计，已通过功能仿真！

  标签： 定点 乘法器 原理图设计

  上传时间： 2017-01-03

  上传用户：z754970244

• 利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试免费下载

  资源简介：利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点

  标签： CPLD VHDL 芯片 时钟源

  上传时间： 2013-12-26

  上传用户：qwe1234

• 这是使用使用fpga实现CAM功能的介绍。用VHDL语言实现。免费下载

  资源简介：这是使用使用fpga实现CAM功能的介绍。用VHDL语言实现。

  标签： fpga VHDL CAM 语言

  上传时间： 2014-01-16

  上传用户：qiao8960

• 本程序用VHDL语言实现二输入或门的逻辑功能免费下载

  资源简介：本程序用VHDL语言实现二输入或门的逻辑功能，程序简单明了，可供初学VHDL语言者参考。

  标签： VHDL 程序 或门 语言

  上传时间： 2016-01-09

  上传用户：极客

• 用vhdl语言实现多功能数字钟的设计 这是学习VHDL语言的经典例子免费下载

  资源简介：用vhdl语言实现多功能数字钟的设计 这是学习VHDL语言的经典例子

  标签： vhdl VHDL 语言 多功能

  上传时间： 2014-12-20

  上传用户：chongcongying

• 这是一个用VHDL语言实现了DES加密功能的程序免费下载

  资源简介：这是一个用VHDL语言实现了DES加密功能的程序，由于DES加密的模式，解密时需把密要倒置

  标签： VHDL DES 语言 加密

  上传时间： 2013-12-04

  上传用户：hebmuljb