用1位半减器构成一位全减器

相 关 资 源

• 用1位半减器构成一位全减器免费下载

  资源简介：用1位半减器构成一位全减器，之后再构成8位全减器。有三个组件：h_suber，一位半减器，f_suber，一位全减器，f_suber8，8位全减器。

  标签： 半减器 减

  上传时间： 2016-06-30

  上传用户：mpquest

• 这是一个用multisim编写的用8421BCD码表示的两个一位十进制数相加的加法器免费下载

  资源简介：这是一个用multisim编写的用8421BCD码表示的两个一位十进制数相加的加法器

  标签： multisim 8421 BCD 编写

  上传时间： 2016-09-17

  上传用户：kelimu

• 公民身份号码是特征组合码18位：由十七位数字本体码和一位数字校验码组成。排列顺序从左至右依次为：六位数字地址码免费下载

  资源简介：公民身份号码是特征组合码18位：由十七位数字本体码和一位数字校验码组成。排列顺序从左至右依次为：六位数字地址码，八位数字出生日期码，三位数字顺序码和一位数字校验码。

  标签： 数字 号码 特征 地址

  上传时间： 2013-11-26

  上传用户：c12228

• 一款pdf阅读器源代码,一款pdf阅读器源代码免费下载

  资源简介：一款pdf阅读器源代码,一款pdf阅读器源代码

  标签： 阅读器 源代码

  上传时间： 2014-01-24

  上传用户：caixiaoxu26

• 利用两个半加器来组成的全加器免费下载

  资源简介：利用两个半加器来组成的全加器，是简单的vhdl语言入门

  标签： 半加器 全加器

  上传时间： 2017-06-09

  上传用户：leixinzhuo

• 用例化语句和case语句编写的全加器的VHDL描述。免费下载

  资源简介：用例化语句和case语句编写的全加器的VHDL描述。

  标签： case VHDL 编写 全加器

  上传时间： 2017-06-15

  上传用户：zhangyi99104144

• 4位全加器设计免费下载

  资源简介：4位全加器设计，包含半加器构成全加器，由全加器构成4位全加器及其拓展

  标签： 全加器

  上传时间： 2017-05-06

  上传用户：dreamboy36

• 由寄存器,全加器,移位寄存器,计数器,触发器和门电路构成补码一位除法器,将开关设定的补码形式出现的除数,被除数存入相应寄存器中.能用单脉冲按步演示运算全过程.免费下载

  资源简介：由寄存器,全加器,移位寄存器,计数器,触发器和门电路构成补码一位除法器,将开关设定的补码形式出现的除数,被除数存入相应寄存器中.能用单脉冲按步演示运算全过程.

  标签： 寄存器 补码 全加器 单脉冲

  上传时间： 2013-12-24

  上传用户：bjgaofei

• 用VHDL结构描述设计一全减器免费下载

  资源简介：用VHDL结构描述设计一全减器，全减器可由两个半减器和一个或门组成。

  标签： VHDL 减

  上传时间： 2013-12-22

  上传用户：思琦琦

• 实现二进制定点运算: 1.定点整数补码加法 2.定点整数补码减法 3.定点小数Booth补码一位乘法 4.定点小数原码一位除法（加减交替法） 5.定点小数补码一位除法（加减交替法） 免费下载

  资源简介：实现二进制定点运算: 1.定点整数补码加法 2.定点整数补码减法 3.定点小数Booth补码一位乘法 4.定点小数原码一位除法（加减交替法） 5.定点小数补码一位除法（加减交替法） 6.定点小数原码一位乘法 7.定点小数原码两位乘法 8.定点整数原码乘法 9....

  标签： 定点 Booth 减 整数

  上传时间： 2015-04-24

  上传用户：trepb001