vhdl编写的一个完整工程

相 关 资 源

• vhdl编写的一个完整工程免费下载

  资源简介：vhdl编写的一个完整工程，对于quartus初学者可以感受一下FPGA开发的整体。

  标签： vhdl 编写 工程

  上传时间： 2013-12-09

  上传用户：rocketrevenge

• 采用VHDL编写的一个简单的UART免费下载

  资源简介：采用VHDL编写的一个简单的UART

  标签： VHDL UART 编写

  上传时间： 2013-12-19

  上传用户：ryb

• 利用VB编写的一个完整的酒店管理程序,支持双数据库!免费下载

  资源简介：利用VB编写的一个完整的酒店管理程序,支持双数据库!

  标签： 编写 程序 数据库

  上传时间： 2015-05-28

  上传用户：xyipie

• 在xilinx的ise环境下用vhdl编写的一个时钟程序。免费下载

  资源简介：在xilinx的ise环境下用vhdl编写的一个时钟程序。

  标签： xilinx vhdl ise 环境

  上传时间： 2015-06-06

  上传用户：asddsd

• 这是利用VHDL编写的一个CRC32的代码免费下载

  资源简介：这是利用VHDL编写的一个CRC32的代码，文档只有代码，具体原理请参考其他文献

  标签： VHDL CRC 32 编写

  上传时间： 2015-07-04

  上传用户：独孤求源

• 一个用VHDL编写的一个cmi解码编码程序。可以对数据进行编码技术。加密。免费下载

  资源简介：一个用VHDL编写的一个cmi解码编码程序。可以对数据进行编码技术。加密。

  标签： VHDL cmi 编写 程序

  上传时间： 2015-07-18

  上传用户：大三三

• 用VHDL 编写的一个16位的cpu 设计方案免费下载

  资源简介：用VHDL 编写的一个16位的cpu 设计方案，可以执行8条指令。

  标签： VHDL cpu 编写 设计方案

  上传时间： 2015-07-19

  上传用户：shawvi

• 用VHDL编写的一个出租车计费器免费下载

  资源简介：用VHDL编写的一个出租车计费器，起步6元计2公里，此后每半公里计0.8元，停车等待每2.5分计0.8元。通过仿真，但未下载到CPLD测试

  标签： VHDL 编写 出租车计费器

  上传时间： 2013-12-24

  上传用户：caixiaoxu26

• 此程序为用VERLOG HDL编写的一个完整的3位加法器。免费下载

  资源简介：此程序为用VERLOG HDL编写的一个完整的3位加法器。

  标签： VERLOG HDL 程序 加法器

  上传时间： 2013-12-29

  上传用户：498732662

• 用VHDL编写的一个出租车计费器免费下载

  资源简介：用VHDL编写的一个出租车计费器，起步6元计2公里，此后每半公里计0.8元，停车等待每2.5分计0.8元。通过仿真，但未下载到CPLD测试

  标签： VHDL 编写 出租车计费器

  上传时间： 2016-06-18

  上传用户：asddsd