是EDA设计的数字钟的VHDL语言程序

相 关 资 源

• 是EDA设计的数字钟的VHDL语言程序免费下载

  资源简介：是EDA设计的数字钟的VHDL语言程序，可用Max+Plus2进行编译，仿真并下载到芯片中。

  标签： VHDL EDA 数字 语言程序

  上传时间： 2016-04-30

  上传用户：manlian

• 这是我在学习过程中编的数字钟的原程序,含各种时钟模块,以及计数器,累加器等,可以直接下载,已经编译通过!免费下载

  资源简介：这是我在学习过程中编的数字钟的原程序,含各种时钟模块,以及计数器,累加器等,可以直接下载,已经编译通过!

  标签： 过程 数字 程序

  上传时间： 2015-04-04

  上传用户：waitingfy

• 第1章 数字系统硬件设计概述 第2章 VHDL语言程序的基本结构 第3章 VHDL语言的数据类型及运算操作符 第4章 VHDL语言构造体的描述方式 第5章 VHDL语言的主要描述语句 第6章免费下载

  资源简介：第1章 数字系统硬件设计概述 第2章 VHDL语言程序的基本结构 第3章 VHDL语言的数据类型及运算操作符 第4章 VHDL语言构造体的描述方式 第5章 VHDL语言的主要描述语句 第6章 状态机的设计

  标签： VHDL 语言 数字 基本结构

  上传时间： 2014-01-10

  上传用户：xuanchangri

• 本设计要实现一个具有预置数的数字钟的设计,具体要求如下: 1. 正确显示年、月、日 2. 正确显示时、分、秒 3. 具有校时,整点报时和秒表功能 4. 进行系统模拟仿真和下载编程实验,验免费下载

  资源简介：本设计要实现一个具有预置数的数字钟的设计,具体要求如下: 1. 正确显示年、月、日 2. 正确显示时、分、秒 3. 具有校时,整点报时和秒表功能 4. 进行系统模拟仿真和下载编程实验,验证系统的正确性

  标签： 正 预置数 数字 分

  上传时间： 2013-12-18

  上传用户：caixiaoxu26

• 关于我的数字钟的设计,设计一个24小时的数字闹钟免费下载

  资源简介：关于我的数字钟的设计,设计一个24小时的数字闹钟，该数字闹钟的面板如图9.1所示,它包括以下几个组成部分：(1)显示屏，由7个七段数码管组成，其中6个用于显示当前时间(时：分：秒)或设置的闹钟时间，而另一个则用于显示系统内部产生的周期性循环变化的待选预置...

  标签： 数字 数字闹钟

  上传时间： 2013-12-10

  上传用户：wsf950131

• 基于单片机设计的数字钟的设计免费下载

  资源简介：基于单片机设计的数字钟的设计，该数字钟功能教齐全有整点报，８路闹钟设置，年月日显示，秒表记时功能．

  标签： 单片机设计 数字

  上传时间： 2016-04-10

  上传用户：Zxcvbnm

• 一个有效位为4位的十进制的数字频率计,VHDL语言编写免费下载

  资源简介：一个有效位为4位的十进制的数字频率计,VHDL语言编写，已在硬件实验箱上实验通过。

  标签： VHDL 十进制 数字频率计 语言

  上传时间： 2013-12-22

  上传用户：weixiao99

• 用CPLD设计实现一个具有预置数的数字钟免费下载

  资源简介：本设计要实现一个具有预置数的数字钟的设计,具体要求如下:\r\n1. 正确显示年、月、日 \r\n2. 正确显示时、分、秒 \r\n3. 具有校时,整点报时和秒表功能 \r\n4. 进行系统模拟仿真和下载编程实验,验证系统的正确性 \r\n

  标签： CPLD 设计实现 数字 预置数

  上传时间： 2013-09-01

  上传用户：ysjing

• 介绍了用VHDL设计数字钟的相关知识,是学习VHDL的经典例子.免费下载

  资源简介：介绍了用VHDL设计数字钟的相关知识,是学习VHDL的经典例子.

  标签： VHDL 数字 相关知识

  上传时间： 2016-01-25

  上传用户：xymbian

• 用vhdl语言实现多功能数字钟的设计 这是学习VHDL语言的经典例子免费下载

  资源简介：用vhdl语言实现多功能数字钟的设计 这是学习VHDL语言的经典例子

  标签： vhdl VHDL 语言 多功能

  上传时间： 2014-12-20

  上传用户：chongcongying