fpga功能实现有限字长响应FIR 用verilog编写
资源简介:fpga功能实现有限字长响应FIR 用verilog编写
上传时间: 2013-12-01
上传用户:wuyuying
资源简介:fpga功能实现有限字长响应FIR,用verilog编写
上传时间: 2013-08-24
上传用户:hz07104032
资源简介:本文中用Laguerre网络实现的滤波器吸收了传统有限冲激响应(FIR)、 无限冲激响应(HR)滤波器的优点,既具有FIR滤波器的稳定性又具有HR 滤波器的长时记忆的特点和通阻带特性。其设计方法是在Laguerre滤波器 与理想滤波器的频率响应的均方误差为最小的前提下,...
上传时间: 2017-07-17
上传用户:问题问题
资源简介:数字滤波器设计,是有限冲击长响应的滤波器,希望各位高手指点
上传时间: 2015-11-23
上传用户:JIUSHICHEN
资源简介:这是用pci-wishbone核和16450串口核在xilinx的fpga上实现的串口程序,用verilog实现,ise7.1,不知道这里可不可以上传硬件的程序~
上传时间: 2015-09-19
上传用户:风之骄子
资源简介:这是在FPGA上实现的数字电压表,用VHDL编写的,已通过编译,仿真验证。
上传时间: 2015-10-24
上传用户:tyler
资源简介:计算器的功能实现,简单的数据操作规程.用图形法做的
上传时间: 2016-07-11
上传用户:colinal
资源简介:用verilog编写的多功能数字钟
上传时间: 2015-02-25
上传用户:王者A
资源简介:用verilog编写在FLEX10K上实现的简易CPU
上传时间: 2015-03-09
上传用户:vodssv
资源简介:用verilog编写的fir滤波器程序,开发环境可以用ise quartus或active hdl等
上传时间: 2015-08-21
上传用户:英雄