序列发生器,产生一个8位序列号,序列码可自定义修改,还有一个序列检测器
资源简介:序列发生器,产生一个8位序列号,序列码可自定义修改,还有一个序列检测器
上传时间: 2014-12-21
上传用户:fredguo
资源简介:这是一个很好的Verilog 编写的8位RISC CPU源码(可做为MCU),并且包括完整的C 语言的测试代码。
上传时间: 2014-01-05
上传用户:李梦晗
资源简介:crc.cpp是一个产生0-255对应的16位循环冗余码的例子 correlator.cpp是一个相关滤波例子
上传时间: 2013-12-16
上传用户:gtzj
资源简介:一个8位CISC结构的精简CPU,2还提供了编译器
上传时间: 2013-12-28
上传用户:whenfly
资源简介:简单的一个8位RISC,Verilog HDL代码,类型为pic16c57
上传时间: 2015-04-25
上传用户:xinyuzhiqiwuwu
资源简介:将数据帧中的第一个8位字节与CRC寄存器中的低字节进行异或运算,CRC寄存器,循环冗余校验算法
上传时间: 2013-12-16
上传用户:JIUSHICHEN
资源简介:关于一个8位处理器的分析,和源代码,VHDL语言设计,经过测试
上传时间: 2015-04-28
上传用户:manking0408
资源简介:一个8位RiSC单片机的VHDL代码, 具有很好的参考价值。
上传时间: 2014-12-20
上传用户:VRMMO
资源简介:这个是用VERILOG做的一个8位功能很弱的CPU
上传时间: 2014-11-23
上传用户:wangchong
资源简介:S-加密算法输入为一个8位的明文组和一个10位的密钥,输出为8位的密文组,解密算法的输入则是一个8位的密文组和一个10位的密钥,输出位8位的明文组。 加密算法包括5个函数:初始置换(IP);复杂函数fk,它包含有置换和代换运算,并且依赖于输入的密钥;用以...
上传时间: 2015-08-17
上传用户:libenshu01