verilog 实现的hamming码生成,用于fpga
资源简介:verilog 实现的hamming码生成,用于fpga
上传时间: 2016-01-21
上传用户:xhz1993
资源简介:一个vhdl实现的hamming码编码器
上传时间: 2014-12-04
上传用户:bjgaofei
资源简介:实现.NET3层架构系统的源码生成。 可以直接生成解决方案:包括存储过程,数据访问层,业务逻辑层。
上传时间: 2016-02-26
上传用户:181992417
资源简介:Verilog语言实现的Hamming(3,7)编码器,可用于FPGA实现
上传时间: 2016-05-09
上传用户:lmeeworm
资源简介:利用verilog实现的一个(2,1,2)卷积码的编码器,很有用的哟!
上传时间: 2016-07-08
上传用户:hustfanenze
资源简介:verilog实现卷积码的译码,viterbi算法
上传时间: 2017-08-23
上传用户:569342831
资源简介:用c语言实现的Turbo码仿真系统。做成exe文件形式,可以直接运行。并生成仿真结果文档,保存在所在文件家。仿真结果主要体现为信噪比。
上传时间: 2015-04-25
上传用户:来茴
资源简介:用Verilog实现的以太网接口!!!!!!!!!!!!!!!!!!
上传时间: 2013-07-13
上传用户:LSPSL
资源简介:用verilog实现的串口收发数据程序,已经调试通过
上传时间: 2013-08-21
上传用户:lixinxiang
资源简介:Verilog实现的DDS正弦信号发生器和测频测相模块,DDS模块可产生两路频率和相位差均可预置调整的值正弦波,频率范围为20Hz-5MHz,相位范围为0°-359°,测量的数据通过引脚传输给单片机,单片机进行计算和显示。
上传时间: 2013-08-28
上传用户:asdfasdfd