您现在的位置是:源码地带 > 资源下载

將Verilog設計轉成VHDL設計的程式

  • 上传时间: 2016-01-18
  • 上传用户:yeshuqin
  • 资源积分:2 下载积分
  • 标      签: Verilog VHDL 程式

资 源 简 介

將Verilog設計轉成VHDL設計的程式

  • 本资源暂不提供下载

相 关 资 源