加减时间计数器设计

相 关 资 源

• 加减时间计数器设计免费下载

  资源简介：加减时间计数器设计，经过实际使用通过测试。

  标签： 减 计数器

  上传时间： 2013-12-12

  上传用户：yoleeson

• 设计功能及要求 设计M=99的十进制加/减可逆计数器 （1）接通电源时电路能自启动； （2）手动分别实现加、减计数和自动实现加减可逆计数； （3）用数码管显示计数数值。 (4）给定元免费下载

  资源简介：设计功能及要求 设计M=99的十进制加/减可逆计数器 （1）接通电源时电路能自启动； （2）手动分别实现加、减计数和自动实现加减可逆计数； （3）用数码管显示计数数值。 (4）给定元件：74LS192、74LS00、74LS76、74LS48及LED。

  标签： 减 99 设计功能 十进制

  上传时间： 2014-01-23

  上传用户：asdfasdfd

• 小型加减乘除计数器-ASM程序免费下载

  资源简介：小型加减乘除计数器-ASM程序，包含LINK.EXE,MASM.EXE.

  标签： ASM 减 计数器 程序

  上传时间： 2014-01-09

  上传用户：leehom61

• 加减运算 毕业设计 文档加代码免费下载

  资源简介：加减运算 毕业设计 文档加代码

  标签： 减 代码 运算 毕业设计

  上传时间： 2013-12-22

  上传用户：熊少锋

• 51单片机的 “双位数码管加减一程序设计”演示程序免费下载

  资源简介：51单片机的 “双位数码管加减一程序设计”演示程序，汇编语言。

  标签： 51单片机 数码管 减 程序设计

  上传时间： 2014-01-02

  上传用户：zhuoying119

• vhdl语言实现加减乘除计算器设计主程序模块免费下载

  资源简介：vhdl语言实现加减乘除计算器设计主程序模块

  标签： vhdl 语言 减 计算器

  上传时间： 2017-09-13

  上传用户：zyt

• VIP专区-嵌入式/单片机编程源码精选合集系列（71）免费下载

  资源简介：公英制连接螺纹标准手册

  标签： 连接 螺纹 标准手册

  上传时间： 2013-05-22

  上传用户：eeworm

• PROTEUS下仿真LPC2106,运行UCOS设计的计数器程序,通过两个按键来控制加减计数器,并输出数码管显示。包括源程序和仿真电路。免费下载

  资源简介：PROTEUS下仿真LPC2106,运行UCOS设计的计数器程序,通过两个按键来控制加减计数器,并输出数码管显示。包括源程序和仿真电路。

  标签： PROTEUS 2106 UCOS LPC

  上传时间： 2013-12-23

  上传用户：woshiayin

• 减1计数器 一、设计要求 用Verilog HDL语言设计一个计数器。 要求计数器具有异步置位/复位功能免费下载

  资源简介：减1计数器 一、设计要求 用Verilog HDL语言设计一个计数器。 要求计数器具有异步置位/复位功能，可以进行自增和自减计数，其计数周期为2^N（N为二进制位数）。 二、设计原理 输入/输出说明： d：异步置数数据输入； q：当前计数器数据输出； clock：时钟脉冲...

  标签： Verilog 计数器 HDL 减

  上传时间： 2015-03-28

  上传用户：zycidjl

• DPLL由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍) 为clk/8/N. 模K免费下载

  资源简介：DPLL由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍) 为clk/8/N. 模K加减计数器的K值决定DPLL的精度和同步建立时间,K越大,则同步建立时间长,同步精度高.反之则短,低.

  标签： signal_out signal_in DPLL 模

  上传时间： 2013-12-26

  上传用户：希酱大魔王