运用always 块设计一个八路数据选择器。要求：每路输入数据与输出数据均为4 位2进制数，当选择开关(至少3 位)或输入数据发生变化时，输出数据也相应地变
资源简介：运用always 块设计一个八路数据选择器。要求：每路输入数据与输出数据均为4 位2进制数，当选择开关(至少3 位)或输入数据发生变化时，输出数据也相应地变
上传时间： 2015-11-07
上传用户：TF2015
资源简介：每路输入数据与输出数据均为4位2进制数，当选择开关(至少3位)或输入数据发生变化时，输出数据也相应地变化。有兴趣的同学可以进一步扩充系统功能。
上传时间： 2016-07-03
上传用户：weixiao99
资源简介：设计一个字节（8 位）比较器。 要求：比较两个字节的大小，如a[7:0]大于 b[7:0]输出高电平,否则输出低电平,改写测试 模型,使其能进行比较全面的测试 。
上传时间： 2015-11-07
上传用户：manking0408
资源简介：设计一个Java程序编辑器 实验目的：图形界面、线程、流与文件等技术的综合应用。 题意 设计一个图形界面的文档编辑器，实现以下功能： （1） 打开、保存文件。 （2） 查找、替换字符串。 （3） 定时自动更新文件，并创建备份文件。 （4） 将Java关键字...
上传时间： 2017-05-13
上传用户：zhenyushaw
资源简介：一个利用task和电平敏感的always块设计比较后重组信号的组合逻辑的实例。可以看到，利用task非常方便地实现了数据之间的交换，如果要用函数实现相同的功能是非常复杂的；另外，task也避免了直接用一般语句来描述所引起的不易理解和综合时产生冗余逻辑等问题。
上传时间： 2013-12-21
上传用户：WMC_geophy
资源简介：用verilog设计密勒解码器 一、题目： 设计一个密勒解码器电路 二、输入信号： 1． DIN：输入数据 2． CLK：频率为2MHz的方波，占空比为50％ 3． RESET：复位信号，低有效 三、输入信号说明： 输入数据为串行改进密勒码，每个码元持续时间为8μs，即1...
上传时间： 2013-12-02
上传用户：wang0123456789
资源简介：1、 设计内容 设计一个个人日常记账系统：含编号、科目分类（费用分类）、摘要、金额、日期、是收入还是支出、备注等内容。 要求： 1、设计所需的数据，能够进行数据输入； 2、能在视图中显示所有的数据； 3、能够将输入的数据保存为文件，同时能够打开...
上传时间： 2014-01-13
上传用户：zhaiyanzhong
资源简介：完成一个FIR数字滤波器的设计。要求： 1、 基于直接型和分布式两种算法。 2、 输入数据宽度为8位，输出数据宽度为16位。 3、 滤波器的阶数为16阶，抽头系数分别为h[0]=h[15]=0000，h[1]=h[14]=0065，h[2]=h[13]=018F，h[3]=h[12]=035A，h[4]=h[11]=0579，h...
上传时间： 2013-11-28
上传用户：duoshen1989
资源简介：用CASE实现4选1数据选择器 很实用 运用VERILOG
上传时间： 2013-12-20
上传用户：qazxsw
资源简介：3-8译码器设计 4选1数据选择器设计 4位比较器设计 七人表决器设计 计数器设计 交通灯信号控制器设计
上传时间： 2017-08-13
上传用户：Thuan
