智能全数字锁相环的设计用VHDL语言在CPLD上实现串行通信

相 关 资 源

• 智能全数字锁相环的设计用VHDL语言在CPLD上实现串行通信免费下载

  资源简介：智能全数字锁相环的设计用VHDL语言在CPLD上实现串行通信

  标签： VHDL CPLD 全数字 串行通信

  上传时间： 2014-01-08

  上传用户：weiwolkt

• 错误检测与纠正电路的设计与实现用VHDL语言在CPLD上实现串行通信.doc免费下载

  资源简介：错误检测与纠正电路的设计与实现用VHDL语言在CPLD上实现串行通信.doc

  标签： VHDL CPLD 错误检测与纠正

  上传时间： 2015-11-06

  上传用户：hwl453472107

• 智能 全数字锁相环的设计免费下载

  资源简介：智能 全数字锁相环的设计

  标签： 全数字 锁相环

  上传时间： 2013-12-15

  上传用户：498732662

• 比较好的技术文章《基于VHDL的全数字锁相环的设计》有关键部分的源代码。免费下载

  资源简介：比较好的技术文章《基于VHDL的全数字锁相环的设计》有关键部分的源代码。

  标签： VHDL 比较 全数字 分

  上传时间： 2013-12-24

  上传用户：362279997

• 基于VHDL的全数字锁相环的设计 有关键部分的源代码 hehe !免费下载

  资源简介：基于VHDL的全数字锁相环的设计 有关键部分的源代码 hehe !

  标签： VHDL hehe 全数字 锁相环

  上传时间： 2015-12-18

  上传用户：hgy9473

• 介绍了一种采用N 先于M 环路滤波器的全数字锁相环的设计实现。这种全数字锁 相环采用了N 先于M 环路滤波器免费下载

  资源简介：介绍了一种采用N 先于M 环路滤波器的全数字锁相环的设计实现。这种全数字锁 相环采用了N 先于M 环路滤波器，可以达到滤除噪声干扰的目的。文中讲述了这种全数字锁相环的结构和工作原理，提出了各单元电路的设计和实现方法，并给出了关键部件的VHDI 代码，最...

  标签： 环路滤波器 全数字 锁相环 设计实现

  上传时间： 2017-08-18

  上传用户：love_stanford

• 基于DSP Builder的带宽自适应全数字锁相环的设计与实现免费下载

  资源简介：该文档为基于DSP Builder的带宽自适应全数字锁相环的设计与实现总结文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………

  标签： dsp

  上传时间： 2022-05-01

  上传用户：hbsun

• 一种可编程的全数字锁相环的丝线,可以用来做一个小的课程设计免费下载

  资源简介：一种可编程的全数字锁相环的丝线,可以用来做一个小的课程设计

  标签： 可编程 全数字 锁相环

  上传时间： 2014-02-11

  上传用户：xwd2010

• 本文在说明全数字锁相环的基础上免费下载

  资源简介：本文在说明全数字锁相环的基础上，提出了一种利用FPGA设计一阶全数字锁相环的方法，并 给出了关键部件的RTL可综合代码，并结合本设计的一些仿真波形详细描述了数字锁相环的工作过程，最后对一些有关的问题进行了讨论。

  标签： 全数字 锁相环

  上传时间： 2014-01-10

  上传用户：asddsd

• 用verilog语言编写的全数字锁相环的源代码,基于fpga平台免费下载

  资源简介：用verilog语言编写的全数字锁相环的源代码,基于fpga平台

  标签： verilog fpga 语言 编写

  上传时间： 2015-06-13

  上传用户：wanqunsheng