2个4位二进制数相加的加法器件,其结果显示在七段译码器中
资源简介:2个4位二进制数相加的加法器件,其结果显示在七段译码器中
上传时间: 2015-11-04
上传用户:chenjjer
资源简介:这是一个用multisim编写的用8421BCD码表示的两个一位十进制数相加的加法器
上传时间: 2016-09-17
上传用户:kelimu
资源简介:用VHDL语言编写的两个四位二进制数相减,其结果会出现进位
上传时间: 2015-08-25
上传用户:daoxiang126
资源简介:这是我自己写的两个8位二进制数的乘法程序,在xilinx Spartan3E 上已经调试成功,拿出来与大家分享!
上传时间: 2015-11-09
上传用户:alan-ee
资源简介:本程序是利用两个4位二进制并行加法器通过级联方式构成一个8位加法器。
上传时间: 2014-11-29
上传用户:270189020
资源简介:8位加法树乘法器,实现两个8位二进制数相乘,采用verilog hdl
上传时间: 2016-12-19
上传用户:lhc9102
资源简介:加法器是实现两个二进制数相加运算的 基本单元电路。8 位加法器就是实现两个8 位 二进制相加,同时加上低位进位的运算电路。
上传时间: 2016-12-29
上传用户:lx9076
资源简介:一、本程序完成功能要求: 完成两个压缩的8位多字节无符号BCD数相加的程序段。要求提供调试通过的源代码、可执行程序和编程小结readme.txt文件。 两个操作数可以由键盘输入。输出要求:在屏幕上显示出参与运算的两个加数和结果和。 二、使用说明: 点...
上传时间: 2013-12-21
上传用户:qweqweqwe
资源简介:移位乘法器的输入为两个4位操作数a和b,启动乘法器由stb控制,clk信号提供系统定时。乘法器的结果为8位信号result,乘法结束后置信号done为1. 乘法算法采用原码移位乘法,即对两个操作数进行逐位的移位相加,迭代4次后输出结果。具体算法: 1. 被乘数...
上传时间: 2014-01-03
上传用户:星仔
资源简介:内存中连续存放着16个十六位二进制数,在原16个数的第4和第5个数之间插入00FFH,在原16个数的第8和第9个数之间插入FF00H,在原16个数的第12和第13个数之间插入55AAH, 在原16个数的最后加入AA55H。将按上述方法插入4个数后得到的20个数存入内存中。
上传时间: 2014-02-24
上传用户:alan-ee