为了提高数字集成电路芯片的驱动能力，采用优化比例因子的等比缓冲器链方法，通过Hspice软件仿真和版图设计测试，提出了一种基于CSMC 2P2M 0.6 μm CMOS工艺的输出缓冲电路设计方案。本文完成了系统的电原理图设计和版图设计，整体电路采用Hspice和CSMC 2P2M 的0.6 μm CMOS工艺的工艺库（06mixddct02v24）仿真，基于CSMC 2P2M 0.6 μm CMOS工艺完成版图设计，并在一款多功能数字芯片上使用，版图面积为1 mm×1 mm，并参与MPW（多项目晶圆）计划流片，流片测试结果表明，在输出负载很大时，本设计能提供足够的驱动电流，同时延迟时间短、并占用版图面积小。
资源简介：为了提高数字集成电路芯片的驱动能力，采用优化比例因子的等比缓冲器链方法，通过Hspice软件仿真和版图设计测试，提出了一种基于CSMC 2P2M 0.6 μm CMOS工艺的输出缓冲电路设计方案。本文完成了系统的电原理图设计和版图设计，整体电路采用Hspice和CSMC 2P2M ...
上传时间： 2013-10-09
上传用户：小鹏
资源简介：【设计题目】 多功能数字钟的设计 【设计目的】 1掌握数字系统的分析和设计方法 2能够熟练的、合理的选用集成电路器件 3熟悉EWB软件的使用。 【设计指标及要求】 设计一个多功能数字钟，以一昼夜24小时为一个计数周期。准确计时，具有“时”“分”“...
上传时间： 2014-12-08
上传用户：亚亚娟娟123
资源简介：多功能数字钟的设计，以模拟电路为理论基础，以555芯片为主要功能处理器件，配合外围电路，构成简单实用的多功能数字钟。
上传时间： 2016-10-20
上传用户：gxf2016
资源简介：多功能数字钟的设计，利用一块芯片完成除时钟源、按键、扬声器和显示器
上传时间： 2013-12-29
上传用户：lunshaomo
资源简介：基于FPGA的多功能数字钟的设计与实现 内附有详尽的Verilog HDL源码，其功能主要有：时间设置，时间显示，跑表，分频，日期设置，日期显示等
上传时间： 2013-08-18
上传用户：问题问题
资源简介：多功能数字钟的VHDL设计
上传时间： 2013-10-29
上传用户：swz13842860183
资源简介：此文件是本人设计的一个多功能数字钟的详细资料,现供大家参考.
上传时间： 2013-12-12
上传用户：123啊
资源简介：用vhdl语言实现多功能数字钟的设计 这是学习VHDL语言的经典例子
上传时间： 2014-12-20
上传用户：chongcongying
资源简介：本论文详细介绍了多功能数字钟的设计，使读者快速了解。
上传时间： 2013-12-12
上传用户：爺的气质
资源简介：多功能数字钟的设计。要求：使用单片机实现智能数字钟，应该具有以下功能： 1，能动态显示年月日、时分秒（用LCD液晶显示），误差小于±10％； 2，具有闹钟功能； 3，重要事件提醒功能； 4，液晶显示具有反显选择功能。 摘 要 多功能数字钟在电子产品...
上传时间： 2014-01-05
上传用户：frank1234
