VHDL实例,在MAX+Plus+II下开发

相 关 资 源

• VHDL实例,在MAX+Plus+II下开发免费下载

  资源简介：VHDL实例,在MAX+Plus+II下开发

  标签： VHDL Plus MAX II

  上传时间： 2014-01-17

  上传用户：wanghui2438

• 本文介绍一种利用 EDA技术 和VHDL 语言 ,在MAX+PLUSⅡ环境下,设计了一种新型的智能密码锁。它体积小、功耗低、价格便宜、安全可靠,维护和升级都十分方便,具有较好的应用前景免费下载

  资源简介：本文介绍一种利用 EDA技术 和VHDL 语言 ,在MAX+PLUSⅡ环境下,设计了一种新型的智能密码锁。它体积小、功耗低、价格便宜、安全可靠,维护和升级都十分方便,具有较好的应用前景

  标签： VHDL PLUS EDA MAX

  上传时间： 2016-07-20

  上传用户：咔乐坞

• UART 的VHDL源代码。可在ISE, Max-Plus II,等开发环境下实现。免费下载

  资源简介：UART 的VHDL源代码。可在ISE, Max-Plus II,等开发环境下实现。

  标签： Max-Plus UART VHDL ISE

  上传时间： 2013-12-16

  上传用户：天涯

• 在 MAX+PLUS II开发环境下采用 VHDL语言 设计并实现了电表抄表器 讨论了系统的四个 组成模块的设计和 VHDL 的实现 每个模块采用 RTL 级描述 整体的生成采用图形输入法 通过波形免费下载

  资源简介：在 MAX+PLUS II开发环境下采用 VHDL语言 设计并实现了电表抄表器 讨论了系统的四个 组成模块的设计和 VHDL 的实现 每个模块采用 RTL 级描述 整体的生成采用图形输入法 通过波形仿真 下载芯片测试 完成了抄表器的功能

  标签： VHDL PLUS MAX RTL

  上传时间： 2013-12-26

  上传用户：myworkpost

• 在MAX+PLUS II环境下用VHDL编写的加法器免费下载

  资源简介：在MAX+PLUS II环境下用VHDL编写的加法器

  标签： PLUS VHDL MAX 环境

  上传时间： 2016-06-14

  上传用户：zhangzhenyu

• 本文件包是在MAX+plus II 软件环境下实现半加器的逻辑功能免费下载

  资源简介：本文件包是在MAX+plus II 软件环境下实现半加器的逻辑功能

  标签： plus MAX II 软件环境

  上传时间： 2014-01-15

  上传用户：磊子226

• 本文件包是在MAX+plus II 软件环境下实现全加器的逻辑功能免费下载

  资源简介：本文件包是在MAX+plus II 软件环境下实现全加器的逻辑功能

  标签： plus MAX II 软件环境

  上传时间： 2016-01-09

  上传用户：jing911003

• 本文件包是在MAX+plus II 软件环境下验证门电路的逻辑功能免费下载

  资源简介：本文件包是在MAX+plus II 软件环境下验证门电路的逻辑功能

  标签： plus MAX II 软件环境

  上传时间： 2016-01-09

  上传用户：gxf2016

• 本文件包是在MAX+plus II 软件环境下实现计数器的逻辑功能免费下载

  资源简介：本文件包是在MAX+plus II 软件环境下实现计数器的逻辑功能

  标签： plus MAX II 软件环境

  上传时间： 2014-01-11

  上传用户：xinyuzhiqiwuwu

• 简述了V HDL 语言的功能及其特点,并以 8 位串行数字锁设计为例,介绍了在Max + plus Ⅱ10. 2 开发软件下,利用V HDL 硬件描述语言设 计数字逻辑电路的过程和方法。并设计了密免费下载

  资源简介：简述了V HDL 语言的功能及其特点,并以 8 位串行数字锁设计为例,介绍了在Max + plus Ⅱ10. 2 开发软件下,利用V HDL 硬件描述语言设 计数字逻辑电路的过程和方法。并设计了密码锁

  标签： HDL plus Max 10

  上传时间： 2013-12-23

  上传用户：yimoney