PLD-N分频程序,使用时可以任意修改(VHDL)
资源简介:PLD-N分频程序,使用时可以任意修改(VHDL)
上传时间: 2013-12-25
上传用户:Thuan
资源简介:VHDL任意整数分频程序,只要讲n换成需要的数字就可以了!
上传时间: 2016-02-13
上传用户:dongbaobao
资源简介:用verilog写的cpld的各种分频程序,希望大家指正,谢谢!
上传时间: 2015-06-23
上传用户:nanxia
资源简介:VHDL三分频程序 VHDL三分频程序 VHDL三分频程序
上传时间: 2015-09-17
上传用户:朗朗乾坤
资源简介:这是一个用VHDL语言写的分频程序,可用得着
上传时间: 2015-12-16
上传用户:jiahao131
资源简介:DPLL由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍) 为clk/8/N. 模K加减计数器的K值决定DPLL的精度和同步建立时间,K越大,则同步建立时间长,同步精度高.反之则短,低.
上传时间: 2013-12-26
上传用户:希酱大魔王
资源简介:CPLD_EPM7064程序,运用计数器实现的分频程序,VHDL
上传时间: 2014-01-07
上传用户:zhangjinzj
资源简介:用VHDL写成的一个数控分频程序.本例中把64HZ分成1HZ
上传时间: 2014-01-24
上传用户:lifangyuan12
资源简介:根据上面思想写的三分频程序,1/3和50%占空比的程序.
上传时间: 2016-05-05
上传用户:tuilp1a
资源简介:verilog写的分频程序,可以对输入的频率分频
上传时间: 2016-11-01
上传用户:wfeel