verilog 实现的jtag ip模块 包括了测试程序

相 关 资 源

• verilog 实现的jtag ip模块 包括了测试程序免费下载

  资源简介：verilog 实现的jtag ip模块 包括了测试程序

  标签： verilog jtag 模块 测试程序

  上传时间： 2014-12-08

  上传用户：叶山豪

• verilog 实现的 jtag TAP免费下载

  资源简介：verilog 实现的 jtag TAP ， 转自 opencore.com， 已通过验证

  标签： verilog jtag TAP

  上传时间： 2016-04-03

  上传用户：66666

• verilog 实现的 jtag TAP免费下载

  资源简介：verilog 实现的 jtag TAP ， 转自 opencore.com， 已通过验证

  标签： verilog jtag TAP

  上传时间： 2016-04-03

  上传用户：redmoons

• verilog 实现的 jtag TAP免费下载

  资源简介：verilog 实现的 jtag TAP ， 转自 opencore.com， 已通过验证

  标签： verilog jtag TAP

  上传时间： 2016-04-03

  上传用户：manking0408

• verilog 实现的 jtag TAP免费下载

  资源简介：verilog 实现的 jtag TAP ， 转自 opencore.com， 已通过验证

  标签： verilog jtag TAP

  上传时间： 2016-04-03

  上传用户：zhangliming420

• verilog 实现的 jtag TAP免费下载

  资源简介：verilog 实现的 jtag TAP ， 转自 opencore.com， 已通过验证

  标签： verilog jtag TAP

  上传时间： 2016-04-03

  上传用户：it男一枚

• 图象编解码算法h263的源代码,该版本包含了测试程序.免费下载

  资源简介：图象编解码算法h263的源代码,该版本包含了测试程序.

  标签： h263 图象 编解码 算法

  上传时间： 2015-09-07

  上传用户：FreeSky

• 一个用verilog实现的fpga上的uart接口模块免费下载

  资源简介：一个用verilog实现的fpga上的uart接口模块，包括测试模块和实体，并实现了输出接口和状态接口。

  标签： verilog fpga uart 接口模块

  上传时间： 2014-07-19

  上传用户：gengxiaochao

• Verilog实现的DDS正弦信号发生器和测频测相模块免费下载

  资源简介：Verilog实现的DDS正弦信号发生器和测频测相模块，DDS模块可产生两路频率和相位差均可预置调整的值正弦波，频率范围为20Hz-5MHz，相位范围为0°-359°，测量的数据通过引脚传输给单片机，单片机进行计算和显示。

  标签： Verilog DDS 正弦信号发生器 模块

  上传时间： 2013-08-28

  上传用户：asdfasdfd

• 是verilog例子。初级适用。包括了简单的例子。免费下载

  资源简介：是verilog例子。初级适用。包括了简单的例子。

  标签： verilog

  上传时间： 2013-12-25

  上传用户：lixinxiang