您现在的位置是:源码地带 > 资源下载

通过用硬件描述语言(VHDL)描述除法器

资 源 简 介

通过用硬件描述语言(VHDL)描述除法器,并进行模拟验证,加深对二进制数运算方法的理解。 设计平台:MaxPlusII 压缩文件内有详细设计报告

相 关 资 源