排序:上传时间 相关度 下载量 查看数

时钟脉冲 5668

按分类查找:

  • 脉冲波形的产生和整形

    脉冲波形的产生和整形:介绍矩形脉冲波形的产生和整形电路。 在脉冲整形电路中。介绍了最常用的两类整形电路——施密特触发器和单稳态触发器电路。在本章的最后,讨论了广为应用的555定时器和用它构成施密特触发器、单稳态触发器和多谐振荡器的方法。 7.1单稳态触发器 单稳态触发器的工作特性具有如下的显著 ...

    /dl/21435.html

    标签: 脉冲波形

    上传时间: 2013-10-08

    上传用户:gai928943

  • DS1302实时时钟芯片的中文资料详细概述

    DS1302包括时钟/日历寄存器和31字节(8位)的数据暂存寄存器,数据通信仅通过一条串行输入输出口。实时时钟/日历提供包括秒、分、时、日期、月份和年份信息。闰年可自行调整,可选择12小时制和24小时制,可以设置AM、PM。  主要工作原理图如Figure 1 所示:移位寄存器,控制逻辑,晶振,时钟和RAM。在进行任何数据传输时 ...

    /dl/836659.html

    标签: ds1302 实时时钟

    上传时间: 2022-06-24

    上传用户:默默

  • 欧姆龙plc编程软件使用手册

    欧姆龙plc编程软件CX-Programmer使用手册 第一章安装和启动 1. 安装 1-1. 安装CX-Programmer 1-2. 在线注册 2. 打开新工程和设置设备型号 3. 打开新工程和设置设备型号 4. 主窗口 4-1.兼容SYSWIN软件的按键分配 4-2. 段 4-3.删除和显示其他窗口 5.创建程序 5-1.常开接点的输入 5-2.线圈的输入 5-3.符号注释 ...

    /dl/27172.html

    标签: plc 欧姆龙 使用手册 编程软件

    上传时间: 2013-10-25

    上传用户:84425894

  • 减1计数器 一、设计要求 用Verilog HDL语言设计一个计数器。 要求计数器具有异步置位/复位功能

    减1计数器 一、设计要求 用Verilog HDL语言设计一个计数器。 要求计数器具有异步置位/复位功能,可以进行自增和自减计数,其计数周期为2^N(N为二进制位数)。 二、设计原理 输入/输出说明: d:异步置数数据输入; q:当前计数器数据输出; clock:时钟脉冲; count_en:计数器计数使能控制(1:计数/0:停止计数); updo ...

    /dl/134176.html

    标签: Verilog 计数器 HDL

    上传时间: 2015-03-28

    上传用户:zycidjl

  • Quartus II 5.0下写的一个单总线架构的CPU设计

    Quartus II 5.0下写的一个单总线架构的CPU设计,包括控制器、运算器、译码电路等。模拟的时钟脉冲也给出。已经通过Quartus II 5.0运行。可以给需要设计总线架构CPU的同学一点参考。

    /dl/274751.html

    标签: Quartus 5.0 CPU II

    上传时间: 2013-12-10

    上传用户:familiarsmile

  • 除法器的设计本文所采用的除法原理是:对于八位无符号被除数A

    除法器的设计本文所采用的除法原理是:对于八位无符号被除数A,先对A转换成高八位是0低八位是A的数C,在时钟脉冲的每个上升沿C 向左移动一位,最后一位补零,同时判断C的高八位是否大于除数B,如是则C的高八位减去B,同时进行移位操作,将C的第二位置1。否则,继续移位操作。经过八个周期后,所得到的C的高八位为余数,第八 ...

    /dl/299485.html

    标签: 除法器 除法 符号

    上传时间: 2014-11-23

    上传用户:皇族传媒

  • SPI是一个环形总线结构

    SPI是一个环形总线结构,由ss(cs)、sck、sdi、sdo构成,其时序其实很简单,主要是在sck的控制下,两个双向移位寄存器进行数据交换。 假设下面的8位寄存器装的是待发送的数据10101010,上升沿发送、下降沿接收、高位先发送。 那么第一个上升沿来的时候 数据将会是sdo=1;寄存器=0101010x。下降沿到来的时候,sdi上的电平 ...

    /dl/345304.html

    标签: SPI 环形 总线结构

    上传时间: 2013-12-22

    上传用户:lijinchuan

  • 移位运算器SHIFTER 使用Verilog HDL 语言编写

    移位运算器SHIFTER 使用Verilog HDL 语言编写,其输入输出端分别与键盘/显示器LED 连接。移位运算器是时序电路,在J钟信号到来时状态产生变化, CLK 为其时钟脉冲。由S0、S1 、M 控制移位运算的功能状态,具有数据装入、数据保持、循环右移、带进位循环右移,循环左移、带进位循环左移等功能。 CLK 是时钟脉冲输入,通过键5 ...

    /dl/465033.html

    标签: SHIFTER Verilog HDL 移位

    上传时间: 2014-01-16

    上传用户:wys0120

  • 十进制加法计数器

    十进制加法计数器,是通过时钟脉冲来,在四个设置输入端设初始值,在输出端设每到一定的值时就会输出一个高电平

    /dl/466645.html

    标签: 十进制 加法 计数器

    上传时间: 2017-07-18

    上传用户:com1com2

  • 除法器的设计本文所采用的除法原理是:对于八位无符号被除数A

    除法器的设计本文所采用的除法原理是:对于八位无符号被除数A,先对A转换成高八位是0低八位是A的数C,在时钟脉冲的每个上升沿C 向左移动一位,最后一位补零,同时判断C的高八位是否大于除数B,如是则C的高八位减去B,同时进行移位操作,将C的第二位置1。否则,继续移位操作。经过八个周期后,所得到的C的高八位为余数,第八 ...

    /dl/467491.html

    标签: 除法器 除法 符号

    上传时间: 2017-07-20

    上传用户:redmoons