Verilog hdl语言 常用加法器设计，可使用modelsim进行仿真
/dl/386853.html
标签： Verilog hdl 语言 加法器
上传时间： 2013-12-24
上传用户：lizhizheng88
Verilog hdl语言 伽罗华域GF（q）乘法器设计，可使用modelsim进行仿真
/dl/386854.html
标签： Verilog hdl 语言 乘法器设计
上传时间： 2013-12-27
上传用户：ls530720646
Verilog hdl语言的常用除法器设计，可使用modelsim进行仿真
/dl/386855.html
标签： Verilog hdl 语言 除法器
上传时间： 2013-12-17
上传用户：Zxcvbnm
keil开发51加减乘计算器 都说单片机做乘法很吃力 自己做了一个乘法计算器 感觉还可以 至少我没感觉有多慢
/dl/386949.html
标签： keil 乘法 计算器 减
上传时间： 2013-12-12
上传用户：sevenbestfei
定点八位乘法器的原理图设计，已通过功能仿真！
/dl/387103.html
标签： 定点 乘法器 原理图设计
上传时间： 2017-01-03
上传用户：z754970244
算法实验:1 分治法在数值问题中的应用 ——最近点对问题 2 减治法在组合问题中的应用——8枚硬币问题 3 变治法在排序问题中的应用——堆排序 4 动态规划法在图问题中的应用——全源最短路径问题
/dl/387480.html
标签： 中的应用 排序 算法 实验
上传时间： 2014-11-21
上传用户：牛津鞋
minicore为一个加法器的最小结构，含有移位RAM 和调试的TB 程序等。
/dl/387877.html
标签： minicore 加法器
上传时间： 2017-01-04
上传用户：Pzj
1 8位加法器的设计 2 分频电路 3 数字秒表的设计
/dl/389526.html
标签： 8位 加法器 分频电路 数字秒表
上传时间： 2014-01-02
上传用户：hn891122
编写一个词法器，让你输入的代码有合适的标号如：if标号为1，a标号为2，；标号为3 <,>标号为4.等等。
/dl/389551.html
标签： 编写 法器
上传时间： 2013-12-06
上传用户：aeiouetla
是用verilog写得加法器以及计数器里面有测试文件（testbench），对于初学者来说这个可以用来参考下
/dl/389577.html
标签： testbench verilog 加法器 计数器
上传时间： 2014-01-16
上传用户：天涯
虫虫下载站 半导体技术网 电子研发网 源码地带 电源技术网 单片机技术网 医疗电子技术 嵌入式系统与单片机
