verilog 经典例子的源码 非常适用于初学verilog的朋友们

源代码在线查看: test.v

软件大小: 51 K
上传用户: a1a1J0
关键词: verilog 源码
下载地址: 免注册下载 普通下载 VIP

相关代码

				`timescale 1ns/1ns
				module test;
				reg A,B,C;
				initial
				  begin
				       	A = 0; 	B = 1; 	C = 0;
				  #50 	A = 1; 	B = 0;
				  #50 	A = 0; 	C = 1;
				  #50 	B = 1;
				  #50 	B = 0; 	C = 0;
				  #50 	$finish ;
				  end
				endmodule
							

相关资源