Verilog-RISC CPU 代码
实现了简单的RISC cpu
源代码在线查看： test1.pro
//-------------------------------------------- ???test1.pro -----------------------------------------
/******************************************************************************
*** Test1 ???????RISC_ CPU??????????????????????
*** ?????????RISC_ CPU?????????RISC_ CPU??????????
*** ??????2E(hex)?????HLT?????? ??????????????
*** ????????????????????????????
*** @??????????????????????????????
*** ??//????????RISC_CPU?????????????
*****************************************************************************/
??? ?? ????? ??
//------------------------------- test1.pro?? ---------------------------------------------------------------------
@00 //address statement
111_00000 // 00 BEGIN: JMP TST_JMP
0011_1100
000_00000 // 02 HLT //JMP did not work at all
0000_0000
000_00000 // 04 HLT //JMP did not load PC, it skipped
0000_0000
101_11000 // 06 JMP_OK: LDA DATA_1
0000_0000
001_00000 // 08 SKZ
0000_0000
000_00000 // 0a HLT //SKZ or LDA did not work
0000_0000
101_11000 // 0c LDA DATA_2
0000_0001
001_00000 // 0e SKZ
0000_0000
111_00000 // 10 JMP SKZ_OK
0001_0100
000_00000 // 12 HLT //SKZ or LDA did not work
0000_0000
110_11000 // 14 SKZ_OK: STO TEMP //store non-zero value in TEMP
0000_0010
101_11000 // 16 LDA DATA_1
0000_0000
110_11000 // 18 STO TEMP //store zero value in TEMP
0000_0010
101_11000 // 1a LDA TEMP
0000_0010
001_00000 // 1c SKZ //check to see if STO worked
0000_0000
000_00000 // 1e HLT //STO did not work
0000_0000
100_11000 // 20 XOR DATA_2
0000_0001
001_00000 // 22 SKZ //check to see if XOR worked
0000_0000
111_00000 // 24 JMP XOR_OK
0010_1000
000_00000 // 26 HLT //XOR did not work at all
0000_0000
100_11000 // 28 XOR_OK: XOR DATA_2
0000_0001
001_00000 // 2a SKZ
0000_0000
000_00000 // 2c HLT //XOR did not switch all bits
0000_0000
000_00000 // 2e END: HLT //CONGRATULATIONS - TEST1 PASSED!
0000_0000
111_00000 // 30 JMP BEGIN //run test again
0000_0000
@3c
111_00000 // 3c TST_JMP: JMP JMP_OK
0000_0110
000_00000 // 3e HLT //JMP is broken
//-----------------------------test1.pro???--------------------------------------------
|
|
相关资源 |
|
-
Verilog-RISC CPU 代码
实现了简单的RISC cpu
-
一个简单的聊天室的实例,实现了简单的用户登陆,发送消息,查看消息.这是服务器代码
-
该代码用JAVA实现了简单的数字计算功能
-
一个用java写的加解密程序实现了简单的加密
-
用java实现了简单的计算器!
-
摩托罗拉Motolola公司网络处理器C3的示范代码.实现了ATM的AAL2层交换功能.想了解网络处理器的可以
-
该代码是一个完整的温度控制的汇编代码,实现了温度的采集,控制,显示
-
实现了简单的Simple语言的编辑器,包括词法分析,语法分析,生成四元式,以及生成符号表功能,在符号表中还可以进行查询与删除.
|
