用verlog语言编的一些基础实验,适合于FPGA/CPLD的初学者。内容包括8位优先编码器
源代码在线查看： div.hier_info
|div
a[0] => LessThan~2.IN1
a[1] => LessThan~1.IN2
a[1] => add~1.IN2
a[1] => temp_reg~5.DATAA
a[2] => LessThan~0.IN3
a[2] => add~0.IN3
a[2] => temp_reg~3.DATAA
b[0] => reduce_nor~0.IN2
b[0] => LessThan~0.IN6
b[0] => temp_reg~2.IN0
b[0] => LessThan~1.IN5
b[0] => LessThan~2.IN4
b[1] => reduce_nor~0.IN1
b[1] => LessThan~0.IN5
b[1] => temp_reg~1.IN0
b[1] => LessThan~1.IN4
b[1] => LessThan~2.IN3
b[2] => reduce_nor~0.IN0
b[2] => LessThan~0.IN4
b[2] => temp_reg~0.IN0
b[2] => LessThan~1.IN3
b[2] => LessThan~2.IN2
c[0] c[1] c[2] c[3] c[4] c[5] c[6] c[7] en[0] en[1] en[2] en[3] en[4] en[5] en[6] en[7]
|
|
相关资源 |
|
-
用verlog语言编的一些基础实验,适合于FPGA/CPLD的初学者。内容包括8位优先编码器
-
这是我最近买的一套CPLD开发板VHDL源程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,
-
软件的使用程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,
-
用verlog语言编的一个很好的综合实验,特别适合于FPGA/CPLD的初学者
-
用verlog语言编的又一个很好的综合实验(交通灯的控制),特别适合于FPGA/CPLD的初学者
-
成都理工大学基于MAXPLUS II 的设计过程报告内涵有源程序及设计过程中的调试：在文本编辑窗口中输入二进制8位优先编码器的程序；
3设计驱动显示程序如下：
5采用原理图方式设计如下：
6引角
-
用c语言编的确bp算法小程序,比网络上的好,而且有说明.
-
以前学计算方法时,根据老师的要求做的一些基础实验VB.
|
