源码地带 > 电路图 > 电子资料下载 > 教程资料 >verilog编写基于fpga的鉴相器模块 > 查看压缩包源码

verilog编写基于fpga的鉴相器模块

源代码在线查看： wed.zsf

软件大小：	436 K
上传用户：	東狼
关键词：	verilog fpga 编写模块
下载地址：	免注册下载普通下载


相关代码
wed.zsf wed.zsf wed.zsf wed.zsf wed.zsf wed.zsf wed.zsf wed.zsf

				F:/fpga test/校赛(1) 鉴相/phase_test/phase_test.vwf	49687308	51249802	671	1562494	0
				F:/fpga test/校赛(1) 鉴相/phase_test/db/phase_test.sim.vwf	24999904	74999712	671	49999808	0


相关资源
verilog编写基于fpga的鉴相器模块 verilog编写基于fpga的鉴相器模块 verilog编写基于fpga的DDS实现 verilog编写基于FPGA的示波器核心实现 verilog编写基于fpga的DDS实现 verilog编写基于FPGA的示波器核心实现 Verilog编写基于FPGA的DDS实现介绍数字锁相环的基本结构,详细分析基于FPGA的数字锁相环的鉴相器、环路滤波器、压控振荡器各部分的实现方法,并给出整个数字锁相环的实现原理图。仿真结果表明,分析合理,设计正确。

verilog编写基于fpga的鉴相器模块

源代码在线查看： wed.zsf

相关代码

相关资源

友情链接