在数字电路的设计中,时序设计是一个系统性能的主要标志,在高层次设计方法中,对时序控制的抽象度也相应提高,因此在设计中较难把握,但在理解RTL电路时序模型的基础上,采用合理的设计方法在设计复杂数字系统是行之有效的,通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高,并且系统的工作频率可以达到一个较高水平。
资源简介:硬件高手的设计经验分享 一:成本节约 现象一:这些拉高/拉低的电阻用多大的阻值关系不大,就选个整数5K吧 点评:市场上不存在5K的阻值,最接近的是4.99K(精度1%),其次是5.1K(精度5%),其成本分别比精度为20%的4.7K高4倍和2倍。20%精度的电阻阻值只有...
上传时间: 2013-05-22
上传用户:璇珠官人
资源简介:FPGA-CPLD数字电路设计经验分享,FPGA-CPLD数字电路设计经验分享
上传时间: 2013-06-05
上传用户:liansi
资源简介:FPGACPLD数字电路设计经验分享,CPLD
上传时间: 2013-08-10
上传用户:lyy1234
资源简介:FPGA/CPLD数字电路设计经验分享,包含许多常见设计问题。
上传时间: 2013-08-11
上传用户:Garfield
资源简介:中国知名通信公司大唐电信FPGACPLD数字电路设计经验分享。
上传时间: 2013-08-15
上传用户:541657925
资源简介:FPGA/CPLD数字电路设计经验分享,有助于设计能力提高
上传时间: 2013-08-17
上传用户:flg0001
资源简介:FPGA/CPLD数字电路设计经验分享。大唐公司的!
上传时间: 2013-08-17
上传用户:wangchong
资源简介:FPGA/CPLD数字电路设计经验分享,有助于设计能力提高
上传时间: 2013-12-25
上传用户:youke111
资源简介:FPGA/CPLD数字电路设计经验分享。大唐公司的!
上传时间: 2016-10-24
上传用户:nanshan
资源简介:中国知名通信公司大唐电信FPGACPLD数字电路设计经验分享。
上传时间: 2017-02-05
上传用户:二驱蚊器