高性能CPU-CIP51
♦ 高速流水线结构 CPU (25−100 MIPS)
♦ 完全兼容 8051 源码和机器码级
♦ 大多数指令执行时间为 1−2 时钟周期 (标准8051为12−24)
♦ 可在系统编程FLASH (2 KB — 128 KB)
♦ 指令高速缓存 (对于50−100 MIPS 产品)
♦ 大容量内部SRAM 256B — 8KB+256B
♦ 扩展中断系统(最多可达22个中断源, 可软件模拟中断)
♦ 多复位源 双向复位
♦ 多时钟 内部时钟频率可编程 多种外部时钟方式
♦ JTAG接口 在系统仿真 边界扫描 在系统编程
